PRÀCTICA 1 · IMPLEMENTACIÓ DE FUNCIONS LÒGIQUES

PART A · TREBALL AUTÒNOM · MODELSIM A CASA

1. Objectius

Aquesta pràctica introdueix la implementació i la verificació, mitjançant VHDL, de les funcions lògiques bàsiques: inversió (NOT), producte lògic (AND) i suma lògica (OR). Treballareu amb ModelSim a casa i amb QuestaSim durant la sessió presencial.

En acabar el treball autònom, haureu de saber definir entitats i arquitectures, construir bancs de proves i comprovar totes les combinacions possibles de les entrades d'una funció combinacional.

2. Entitats i arquitectures que cal preparar

Creeu set entitats VHDL: inversor (recupereu-la de la pràctica 0), and2, or2, and3, or3, and4 i or4. Cadascuna ha de tenir una arquitectura anomenada logica, sense retard explícit. Utilitzeu senyals de tipus BIT i una única sortida z per entitat.

Entitats	Entrades de l'entitat	Sortida
inversor	a	z
and2, or2	a, b	z
and3, or3	a, b, c	z
and4, or4	a, b, c, d	z

Exemple per a la porta AND de dues entrades:

```
ENTITY and2 IS
    PORT (a, b : IN BIT; z : OUT BIT);
END and2;

ARCHITECTURE logica OF and2 IS
BEGIN
    z <= a and b;
END logica;
```

3. Banc de proves i comprovació de les portes

En un segon fitxer VHDL, definiu una única entitat de banc de proves anomenada bdp_portes, sense ports. Aquesta entitat tindrà vuit arquitectures: test_inversor, test_and2, test_or2, test_and3, test_or3, test_and4, test_or4 i test_ALL.

Les set primeres arquitectures han de permetre verificar cada porta per separat. A l'arquitectura test_ALL, instancieu simultàniament les set portes, compartint els senyals d'entrada però utilitzant una sortida independent per a cada porta.

Conserveu els noms d'entitats (inversor, and2, or2, and3, or3, and4 i or4), els ports (a, b, c, d i z, segons la porta) i l'arquitectura logica: aquests elements s'utilitzaran de nou en la pràctica 2 per construir circuits de manera estructural.

Correspondència entre entrades

Feu servir quatre senyals al banc de proves: ent0, ent1, ent2 i ent3. Manteniu sempre aquesta correspondència entre cada port de les portes lògiques i el senyal del banc de proves: a amb ent0, b amb ent1, c amb ent2 i d amb ent3. Per tant, les portes de dues entrades fan servir ent0 i ent1; les de tres, ent0, ent1 i ent2; les de quatre, els quatre senyals; i l'inversor, ent0.

Portes	a	b	c	d
inversor	ent0	—	—	—
and2, or2	ent0	ent1	—	—
and3, or3	ent0	ent1	ent2	—

Portes	a	b	c	d
and4, or4	ent0	ent1	ent2	ent3

Els noms dels senyals del banc de proves no han de coincidir amb els dels ports de les entitats. Feu servir l'associació explícita amb PORT MAP (a => ent0, b => ent1, etc.); així mantindreu les connexions i evitareu confusions en reutilitzar les portes a les pràctiques següents.

Exemple de banc de proves: porta and2

Aquest exemple segueix la sintaxi de declaració de components, vinculació amb una entitat i instanciació que utilitzareu també en el disseny estructural de les pràctiques posteriors. Les dues entrades es generen de manera independent:

```
ENTITY bdp_portes IS
END bdp_portes;

ARCHITECTURE test_and2 OF bdp_portes IS
    COMPONENT porta_and2 IS
        PORT (a, b : IN BIT; z : OUT BIT);
    END COMPONENT;
    SIGNAL ent0, ent1 : bit := '0';
    SIGNAL sort_and2_logica : bit;
    FOR DUT1: porta_and2 USE ENTITY WORK.and2(logica);
BEGIN
    DUT1: porta_and2
        PORT MAP (a => ent0, b => ent1, z => sort_and2_logica);

    ent0 <= not ent0 AFTER 50 ns;
    ent1 <= not ent1 AFTER 100 ns;
END test_and2;
```

> **Important:** les dues assignacions periòdiques de l'exemple són concurrents i independents. No les agrupeu dins d'un únic PROCESS sensible a ent0 i ent1: això pot cancel·lar transaccions pendents i impedir que alguna entrada canviï com estava previst.

Generació de totes les combinacions

Per verificar correctament cada porta, les seves entrades han de recórrer totes les combinacions binàries possibles (2^n combinacions per a n entrades). A l'arquitectura test_ALL, feu que ent0 canviï cada 50 ns, ent1 cada 100 ns, ent2 cada 200 ns i ent3 cada 400 ns.

Senyal	Canvi de valor cada…	Període complet
ent0	50 ns	100 ns
ent1	100 ns	200 ns
ent2	200 ns	400 ns
ent3	400 ns	800 ns

Inicialitzeu explícitament els senyals d'entrada a '0'. Amb aquests intervals, les quatre entrades recorren les 16 combinacions possibles en 800 ns. Executeu la simulació com a mínim durant 800 ns i comproveu els resultats amb el cursor de la finestra Wave. Quan compareu arquitectures amb retard a la part presencial, haureu d'ampliar lleugerament la durada de simulació.

Com a alternativa a les assignacions periòdiques, també podeu utilitzar un PROCESS amb instruccions WAIT FOR per descriure manualment tots els canvis d'entrada. Aquest mètode és vàlid, però resulta poc pràctic quan augmenta el nombre d'entrades.

4. Treball que s'ha de lliurar

1. **Un fitxer amb les set entitats** i les seves arquitectures logica: inversor, and2, or2, and3, or3, and4 i or4.

2. **Un fitxer amb l'entitat bdp_portes** i les vuit arquitectures de verificació, incloent-hi test_ALL. A test_ALL, mostreu les set sortides diferenciades (per exemple: sort_inversor_logica, sort_and2_logica, sort_or2_logica, etc.).

3. Compileu els dos fitxers a ModelSim, executeu les simulacions i verifiqueu el comportament de totes les portes. Feu una **captura de pantalla** de la finestra Wave de **test_ALL** amb les quatre entrades i les set sortides visibles.

5. Fitxers, termini i lliurament

Contingut	Nom del fitxer
Entitats i arquitectures	P1a_Cognom1_Cognom2_Nom_01.vhd
Banc de proves	P1a_Cognom1_Cognom2_Nom_02.vhd
Captura del cronograma de test_ALL (4 entrades i 7 sortides)	P1a_Cognom1_Cognom2_Nom.jpg (també s'accepta .png)

> **Lliurament obligatori:** pugeu els tres fitxers indicats al Campus Virtual i completeu el pas «Enviar per avaluar».

El lliurament del treball autònom dins de termini és imprescindible per accedir a la sessió presencial: la manca de lliurament es considera una falta d'assistència a pràctiques. Els fitxers fora de termini es podran corregir, però no s'avaluaran. No s'accepten lliuraments per correu electrònic.